中介層產品獲美系大廠青睞 有望挹注出貨動能 推升業績
【台北報導】
愛普*（6531）搶攻先進封裝領域報捷，其中介層（Interposer）產品獲得美系整合元件大廠（IDM）青睞，已進入認證階段，未來愛普有機會取得進入美系IDM大廠先進封裝供應鏈門票，推升業績再度衝高。

愛普先進封裝布局屢傳捷報，除了此次的美系IDM大廠青睞之外，歐美半導體大廠也正與愛普合作開發新產品，後續邁入量產後，愛普將左右逢源，通吃先進封裝及其自行研發的高頻寬記憶體（VHM）訂單，掌握AI最關鍵的兩大商機。

愛普近年來持續耕耘先進封裝市場，傳出新戰果。法人指出，愛普與力積電合作開發的中介層產品，目前正進入美系IDM大廠認證階段，未來可望被應用在美系IDM大廠先進封裝製程當中，代表愛普未來出貨動能可望再衝高。

中介層為先進封裝製程當中必備的材料之一，美系IDM大廠近年來開始積極布局先進封裝製程，搶攻高速運算（HPC）、AI晶片等市場大單，惟該美系IDM大廠傾向外購中介層，並將愛普中介層產品導入認證，未來有機會成為美系IDM大廠先進封裝供應商之一。

【2024-01-23/經濟日報/C3版/市場焦點】

利用先進技術 在更小的空間內結合多種元件 可提升系統效能、功耗表現與成本效益

隨著各種新興應用發展，在終端產品需求多元化與客製化的趨勢下，異質整合封裝技術在半導體產業扮演至關重要的角色。透過異質整合封裝技術，可在更小的空間內整合多種晶片，以達到更佳的效能與更好的整合度。

在高效能運算、資料中心、醫療和航太等應用領域，對於高可靠度、高效能和降低功耗的需求不斷提升，因此異質整合封裝技術的應用也愈廣泛。此外，ChatGPT掀起生成式人工智慧（AIGC）熱潮，隨著AIGC應用普及，人們對高效能運算需求增加。未來AIGC應用所需的運算需求將持續提升，小晶片異質整合架構設計和先進的封裝技術，提供更高效的晶片整合方式與封裝技術，有效提升晶片的運算效能與可靠性。

異質整合封裝的核心技術為先進封裝技術，由於半導體產業鏈上IC設計、電子設計自動化（EDA）、半導體製程、材料、設備等亦為異質整合封裝須共同整合的技術，大廠透過籌組產業聯盟，積極推動晶片間傳輸規範的標準化，除可降低設計成本，也讓不同廠商、代工廠的晶粒能在單一封裝內整合。UCIe聯盟與台積電3DFabric聯盟就是異質整合封裝發展趨勢中的聯盟。

英特爾2022年3月邀請台積電、三星、超微、微軟、Google、日月光等大廠組成UCIe聯盟，致力將小晶片資料傳輸架構標準化，以降低小晶片先進封裝設計成本，為未來高階運算晶片開發主推的小晶片整合技術平台。UCIe聯盟目標是制定統一小晶片╱晶粒間的傳輸規範，實現晶粒「隨插即用」，滿足高階運算晶片持續提升運算單元密度，以及整合多元功能的需求。

UCIe聯盟成立一年就有超過100個會員，包括半導體產業鏈不同類型的業者。目前成員以美國業者最多，其次依序為中國大陸與台灣；次產業方面以IC設計業者最多，記憶體與IC封測業者次之。

UCIe聯盟成員分三個級別：發起人、貢獻者、採用者。台灣加入聯盟的貢獻者包括聯發科、世芯、愛普、創意、華邦電、矽品等六家業者；採用者包括神盾、乾瞻、創鑫智慧、威宏、群聯、力積電等六家業者。作為聯盟發起人，英特爾、台積電、日月光等的先進封裝技術架構如EMIB、CoWoS、FOCoS，亦將成為未來高階運算晶片開發主推的小晶片整合技術平台。

另外，台積電2022年10月成立3DFabric聯盟，以加速創新及完備3D IC的生態系統。聯盟提供開放平台，成員可以共享技術、知識和資源，加速3D晶片堆疊技術發展。該聯盟亦提供成員最佳的全方位解決方案與服務，支援IC設計、製造、封裝測試、記憶體模組、載板等多個領域的開發。

加入3DFabric聯盟的業者包括世芯、創意、日月光、矽品等，以及微軟、三星、SK Hynix等國際合作夥伴，共建多元生態系統。

IC設計服務方面，世芯與創意分別提供能支援高效能運算和記憶體需求的先進封裝相關服務，以滿足AI和HPC市場。世芯2023年1月完成3奈米N3E製程AI╱HPC測試晶片設計定案，並提供台積電CoWoS先進封裝設計與投產服務。創意2023年4月宣布採用台積電CoWoS-R先進封裝技術完成3奈米8.6Gbps HBM3與 5Tbps╱mm GLink-2.5D IP 設計定案。

記憶體方面，華邦電與IC設計服務業者智原合作開發CUBE 3D Memory IP，並於2023年2月宣布提供3DCaaS（3D CUBE as a Service）一站式服務平台，加速客製化邊緣運算的發展。力積電則是推出3D架構AIM晶片製程平台，提供邏輯與記憶體解決方案，協助客戶縮短AI產品開發時程。

台積電與聯電皆致力於異質整合布局。台積電2022年6月啟用日本筑波3D IC研發中心，專注研究下世代3D IC與先進封裝技術的材料。台積電也積極擴充3D Fabric先進封裝產能，預計至2025年無塵室面積規模將擴稱至2021年的二倍以上。聯電2023年2月宣布與Cadence共同開發3D IC混合鍵合參考流程，已通過聯電晶片堆疊技術認證。

IC封測方面，日月光去年推出先進封裝VIPack平台，為異質整合架構提供垂直互連整合封裝解決方案。IC載板大廠欣興則導入多晶片異質整合封裝的技術平台。

異質整合封裝將不同功能、尺寸的晶片整合至同一個晶片封裝中，並透過封裝技術實現互聯性，提升系統效能、功耗表現與成本效益，是未來高效運算及物聯網多元終端應用的重要支持技術。加速異質整合封裝的發展，需要國內半導體產業鏈跨領域多元整合的生態體系，強化不同領域之合作與交流，實現技術整合與創新，從而提升台灣半導體產業的競爭力。（作者是資策會MIC產業分析師）

【2023-06-18/經濟日報/A11版/產業追蹤】

客戶庫存調整尾聲 去年每股純益12.09元，董事會擬派息7元
台北報導
　利基型記憶體廠愛普*（6531）2日召開法人說明會，董事長陳文良表示，雖然市場需求不佳造成IoT事業群業績不理想，但客戶庫存調整已近尾聲，新設計案數目不斷增加，待市場回溫後，相信會帶動PSRAM等IoTRAM成長動能。至於AI事業群在高效能運算（HPC）等主流市場應用有所進展，與客戶討論進一步的需求，相信VHM技術會是市場最好的方案。
　愛普*受到客戶調整庫存減少拉貨影響，去年第四季合併營收季減30.4％達8.25億元，較前年同期減少52.5％，毛利率季減0.8個百分點達42.8％，較前年同期減少2.9個百分點，歸屬母公司稅後純益季減90.7％達0.65億元，較前年同期減少88.0％，以每股面額5元計算、每股純益0.40元。
　愛普*去年合併營收50.95億元、年減23.0％，毛利率年減2.1個百分點為43.6％，營業利益15.01億元，較前年減少36.7％，歸屬母公司稅後純益19.42億元，較前年減少4.1％，以每股面額5元計算每股純益12.09元。愛普*董事會決議擬配發7元現金股利，股息配發率約58％。
　愛普*指出，去年底存貨水位已降至15.28億元，目前庫存金額已近公司設定的目標水準，預估上半年庫存能再降10～15％，客戶端的庫存調整已近尾聲。至於全年營運展望，總經理洪志勳表示，今年上半年會比去年上半年稍弱，今年下半年會比去年下半年好，第一季客戶庫存調整持續，但隨著庫存下降及解封，樂觀看待對下半年營運復甦。
　愛普*表示，隨著5G的普及和大規模商業化，IoT裝置在健康管理、運動監測、智慧家居控制等領域的應用愈廣泛，有利於客製化產品發展。愛普*的IoTRAM有別於傳統記憶體，屬於低功耗、高效能的客製化產品，在物聯網市場滲透率每年持續提升，隨著市場規模不斷擴大，將有更好的發展前景。

台北報導

小晶片（chiplets）或晶片塊（tiles）等新一代異質晶片設計架構，推動人工智慧及高效能運算（AI／HPC）應用成長爆發，將不同異質晶片整合為單一晶片的先進封裝技術成為市場新顯學。台積電今年加強InFO及CoWoS等2.5D先進封裝產能布建及製程推進，3DFabric先進封裝平台開始進入生產階段，合作夥伴創意（3443）及愛普（6531）同步受惠。
包括英特爾、超微、輝達、博通等業者透過小晶片或晶片塊的設計架構，搭配高頻寬記憶體（HBM）或特殊型DRAM，已可針對不同的AI及HPC應用量身打造運算效能強大的加速器或處理器。然而要將邏輯運算核心串接並與記憶體整合為單一晶片，只能透過先進封裝技術來達成，台積電加速3DIC先進封裝技術推進並整合到3DFabric平台，第四季將完成7奈米製程晶圓或晶片的堆疊封裝技術認證。
台積電去年將先進封裝技術整合到3DFabric平台，包括前段3D矽堆疊技術TSMC-SoIC，以及包括CoWoS與InFO的後段導線連結技術所組成，提供客戶整合異質小晶片的彈性解決方案。其中，台積電第五代CoWoS先進封裝將在年底前推出，採用小晶片設計架構的多晶片模組（MCM）繪圖晶片將採用台積電技術，超微Aldebaran繪圖處理器率先採用，輝達Hopper繪圖處理器將在明年量產。
台積電轉投資IC設計服務廠創意近年來積極爭取AI及HPC處理器的委託設計（NRE）開案，搭配台積電CoWoS或SoIC等先進封裝技術，已爭取到國際大廠訂單。創意也推出可在CoWoS上擴充組合多個系統單晶片（SoC）及HBM3記憶體的GLink 2.5D介面，以及支援台積電3DFabric先進封裝技術的GLink 3D晶粒堆疊晶粒（DoD）介面矽智財，能堆疊組裝不同的晶粒組合以滿足不同市場區隔需求。
由於HBM記憶體價格昂貴，愛普推出全新DRAM介面的異質整合高頻寬記憶體（VHM）技術，包含客製化DRAM設計、DRAM與邏輯晶片整合介面VHM LInK IP，由力積電提供客製化DRAM晶圓代工，並採用台積電WoW先進封裝製程，下半年已經進入量產。其中，鯨鏈科技採用此一方案量產挖礦專用特殊應用晶片（ASIC），後續包括Google的TPU、豪威的CMOS影像感測器均將會採用。

台北報導
記憶體廠愛普（6531）宣布加入OpenCAPI聯盟，並且與三星、美光、Google等國際大廠同屬貢獻者層級會員（Contributor Level Member），並且成為這個基於開放式協同加速處理器介面（Coherent Accelerator Processor Interface）的開發社群一員。法人預期愛普加入聯盟後，可擴大應用在晶圓堆疊晶圓（WoW）先進封裝中的VHM技術的適用性，開發出更多3D IC創新解決方案。
愛普宣布加入OpenCAPI聯盟，和聯盟成員一齊合作推動在高效能運算（HPC）應用上的創新。參與OpenCAPI聯盟的會員，將以OpenCAPI的高效能協同匯流排標準（high-performance coherent bus standard）為基礎來進行開發，而此標準設計的初衷正是為了幫助產業界滿足快速成長的市場需求，尤其是在先進數據中心伺服器、記憶體、加速器、網通及存儲技術等方面。
利用OpenCAPI記憶體介面（OMI）規格，開發者可以在記憶體與其他硬體加速器如可程式邏輯閘陣列（FPGA）、繪圖處理器（GPU）、特殊應用晶片（ASIC）間完成高頻寬的資料傳輸，使其在數據導向的運算功能上比傳統系統更有效率。
愛普VHM技術以在先進3D IC中實現前所未有的低功耗高記憶體頻寬為首要目標。客製化的VHMCube產品將著重在以滿足人工智慧（AI）及網通等應用的系統單晶片，以及對於高頻寬及高容量近記憶體（near memory）的需求。
愛普副總經理劉景宏表示，記憶體頻寬是先進硬體加速器升級中一個關鍵性的挑戰。愛普VHM技術與OpenCAPI記憶體介面匯流排標準的結合，可在HPC運算的應用場景中呈現出更優異的系統效能。愛普以貢獻者層級的會員身分加入OpenCAPI聯盟，並與業界其他領導者一起加速近記憶體計算（near-memory computing）的發展，開發出更多創新的解決方案。